


32 位 RISC 核芯—C0

概述

C0 处理器是 C*Core 家族中面积最小，功耗最低的 32 位 RISC 处理器。C0 处理器兼容 C300 处理器指令集（C1），固定 16 位字长指令集继承了 C300 高代码密度的特点；同时采用 3 级流水冯诺依曼架构和全新的 RTL 设计，从而获得了超低的门数。C0 处理器是 8/16 位处理器的理想换代产品。



主要特征

- 超低功耗 32 位 RISC 核芯
- 加载存储架构（冯诺依曼）
- 高度优化的 3 级流水线
- 硬件乘法器可配置（单周期或 32 周期）
- 定长 16 位指令
 - 多数为单周期指令
 - 三周期跳转指令
 - 高代码密度
- 16 个 32 位通用寄存器
- 1 个 32 位控制寄存器

- 内嵌中断控制器，减少系统面积
- 总线支持 AHB-lite/AHB
- 支持 JTAG 调试

C0 与 C300 的对比

特点	C0	C300
流水	3 级	4 级
控制寄存器	只有 PSR	12 个
影子寄存器	无	16 个(可选)
总线	AHB-lite/AHB	CLB/AHB-lite/AHB
乘法器	32bitx32bit, 单周期或 32 周期	32bitx16bit 单周期 32bitx32bit 双周期
中断控制器	内嵌	需外部中断控制器
门数	12K~20K	40K~70K
DMIPS/MHz	0.91	1.1
最高频率(180G 工艺)	66MHz	120MHz

C0 与 Coretex-M0 的对比

特点	C0	M0
流水	3 级	3 级
通用寄存器	16	15
总线	AHB-lite	AHB-lite
中断控制器	内嵌	内嵌
DMIPS	0.84	0.87
最高频率	0.18um 工 艺	66MHz
功耗		50MHz
电路门数	12K ~ 20K	78uW/MHz
安全特性的可扩展性	MPU(+4K~8K) 地址/数据总线加密加扰 (+0.7K)	12K(minimum)
		SC000? (No information)

C0 在各工艺条件下典型面积/功耗/频率

	180G	130G	90LP	65G	40G
频率 (MHz, WCS)	66	100	160	260	360
动态功耗(μW/MHz)	55	21	12	5	3
面积 (mm ²)	0.15	0.09	0.05	0.02	0.01

应用领域

- 智能卡
- 混合信号设备
- ...

发布日期

Q4,2011

新产品 C0+ 发布计划

C0+处理器在 C0 的基础上增强了位操作与 IO 操作指令，同时对 C0 进一步精简，规模在 8K，做到与 8 位 CPU 同等规模。

C0+在各工艺条件下典型面积/功耗/频率

	180G	130G	90LP	65G	40G
频率 (MHz, WCS)	66	100	160	260	360
动态功耗 (μ W/MHz)	30	11	5	3	2
面积 (mm^2)	0.08	0.05	0.028	0.01	0.006

预计发布日期

Q2,2013

To obtain more information about the C0 or other C*CORE™ products, please contact the C*Core Technology Co., Ltd. by phone: 0512-68091375, email: support@china-core.com or web: <http://www.china-core.com>.

C*Core™ is a trade mark of C*Core Co., Ltd.